Fake it until you make it

VHDL

调试FPGA

VHDL中的程序执行是并行的，如果需要在状态机的一个状态下多次输出数值，这样利用CASE 或者 LOOP语句是不能完成任务的。

正确的做法：重新进行结构规划，添加状态，用时序来规划顺序发送数值！输入信号必须是外部信号

Proudly powered by Pelican, which takes great advantage of Python.